时间：2022-09-14 07:47:32
前导0计数器电路实现的功能：从数据的高位往低位计算连续0的个数，若出现1，则停止计数．
1.1设计理论本文设计一个108位前导0计数器电路，采用2位分组的并行计数算法，电路设计原理如下：如图2所示，前导0计数电路将数据位宽平分为高半位和低半位两个部分，然后分别对两部分前导0个数进行计算，在下一级计数逻辑对上面两个计数器结果进行汇总．当n＝2时，相当于4位前导0计数电路；当n＞2时，相当于2n位前导0计数电路．
1.24位前导0电路设计如图3所示，Count［1：0］可以表示Data［3：0］不全为0时前导0个数；当Data［3：0］全为0时，前导0的个数为4，Count［1：0］最多也只能表示3，因此需要Z信号作为Count的拓展位［4］．当Data［3：0］全为0时，前导0个数是4，拓展位Z＝1，count［1：0］＝2′b00，Z与Count［1：0］组成3位二进制计数值，为3′b100，正好可以表示Data［3：0］全为0时前导0的个数4．
1.38位前导0电路设计8位前导0电路是在两个4位前导0得出的计数结果后再做一次选择，对前面两个4位前导0的计数结果进行汇总．8位前导0的电路结构如图4所示．图4中，左上方电路计算高4位前导0个数，右上方电路计算低4位前导0个数．当高4位全为0时，则需将高4位前导0个数与低4位前导0个数相加；当高4位不全为0，则只需输出高4位前导0个数即可．当Data［7：0］不全为0，Count［2：0］即可表示前导0的个数；当Data［7：0］全为0，则Count［2：0］＝3’b0，Z＝1，构成二进制1000可以表示成8个0．从8位前导0电路结构，再结合4位前导0电路结构，由此找出前导0电路设计规律，为108位前导0电路设计提供结构的拓展．将8位前导0电路结构进行模块层次化，如图5所示．图5所示，浅灰色模块（四端口模块）是1个NR2D和1个INVD，深灰色模块（三端口模块）是1个AN2D，上一级的白色模块是3个MUX2D，下一级白色模块（五端口模块）是5个MUX2D．在大位宽前导0电路设计中，每向下增加一级模块，模块的个数就会增加一倍，白色模块的MUX2D就会增加2个，浅灰色和深灰色模块的逻辑单元不变．
1.4108前导0电路设计将64位、32位和12位这三个前导0电路进行拼接，组成的108位前导0电路结构如图6所示．如图6所示，从上到下分别是第一级模块、第二级模块、第三级模块、第四级模块、第五级模块、第六级模块、第七级模块．各个模块的内部逻辑电路如图7所示，其中白色模块n（n≥2）是指模块的级数。
2电路优化
2.1Z信号树逻辑优化图6中深灰色模块（三端口模块）是Z信号树逻辑模块，Z信号树经过优化之后如图8所示．
2.2Count树逻辑优化图6中白色模块（五端口模块）构成Count树，Count树由MUX2D逻辑单元构成．由于MUX2D标准单元存在传输管，导致标准单元延时大，以及单元驱动能力弱的情况［5］．因此需要将传输管逻辑单元优化成速度快、稳定性好的CMOS互补逻辑单元。将MUX2D传输管逻辑单元通过逻辑换算，使之成为互补的CMOS逻辑单元，可以有效提高Count树的计算速度和稳定性．根据Count树中白色模块（五端口模块）所处的模块级数，分奇偶两种情况分别进行逻辑换算和重组，优化之后的逻辑结构如图9所示．从图9发现，优化后的逻辑电路中有反相器存在，并且随着模块级数增加，反相器个数也在增加．因此有必要将反相器提取出来，以一个大尺寸的反相器来代替这些分散的反相器，这样既可以满足驱动的需要，也可以用来减少面积．于是进一步优化之后的电路结构如图10所示．
2.3单元尺寸优化在同一级有关联的相邻两个模块，由于扇出不同造成负载不一样，因而不同模块内部单元尺寸的调整顺序也不一样．108位前导0电路逻辑单元尺寸调整的顺序如图11所示．从图11可以看出，首先优化第1条路径的尺寸，按照阿拉伯数字依次增大的顺序，依次进行不同路径的模块单元尺寸调整，最后优化第13条路径．每条路径都是顺着箭头的方向，对各个模块依次进行单元尺寸的调整．
3性能比较
在108位前导0电路设计完成过后，提取电路设计的网表进行PT分析，通过PT分析获得到时序和面积结果．然后分别与传统前导0计数器的RTL级代码［6］进行DC综合的结果，以及8位分组的RTL级代码进行DC综合的结果进行比较，如表1所示．通过比较发现，传统前导0的RTL级代码进行DC综合的时序和面积都太大，相对而言8位分组前导0的RTL级代码进行DC综合的时序却要比它要好得多，这也是当前一直使用8位分组前导0的RTL级代码的原因．然而本文设计的2位分组的108位前导0电路，进行PT分析的时序比8位分组DC综合的时序少了19％，但面积却比8位分组的差了20％．由于计数器的运算速度对浮点加法的运算是至关重要的，在面积相差不大的情况下这个电路设计仍然是非常成功的．
4结束语
1抑制电路设计
仪器设备的电源模块，是EFT/B干扰最初也是最容易进入的端口，为了防止产生耦合串扰，主要是采用对EFT/B中低频信号有效滤波和对超高频部分信号吸收的方法，重新设计滤波器。
EFT/B干扰信号在线路传导过程中，其中的共模干扰信号频率高，且干扰幅度大，对设备的影响较大，差模信号频率低，干扰幅度小，对设备的影响也较小，所以针对高频干扰信号较强这一情况，我们的滤波电路设计为低通滤波电路，见图1。图中，C1和C2电容为差模滤波电容，主要是为了滤除差模信号，为了防止在通电的瞬间产生较大的冲击电流，此电容选用不宜过大。C3和C4为共模滤波电容，和共模扼流圈一起，共同组成共模滤波电路滤除电源线和地线之间的共模干扰。
L1为共模扼流圈（图2），采用铁氧体做磁芯，双线反向并绕，由结构特点，对中高频的共模干扰信号呈现很大阻抗，抑制中高频共模信号通过，达到滤波的目的。理想的共模扼流圈对差模干扰信号本无抑制作用，但实际上绕组线圈之间存在的间隙，也会产生差模电感，对差模干扰信号也有一定的抑制作用。另外共模电感还可以抑制本身不向外发出电磁干扰，避免影响其他设备电路工作。共模扼流圈上的电感为储能元件，在抑制传导性干扰上有明显作用，但是电感本身的适用频率一般不高于50MHz，所以对高于50MHz的超高频干扰信号，我们在输入信号线加铁氧体磁环来抑制超高频干扰。
铁氧体磁环是一种很常用的滤波材料，它本身属于能量转换器件，低频信号通过时，铁氧体磁环不会影响数据和有用信号的传输，但高频信号通过时，铁氧体磁环会大大增加阻抗，把高频干扰转换为热量消耗掉。实验证明，铁氧体的确对滤波电路的滤波效果产生了非常积极的作用。根据上面的设计方案，我们用通过试验做一下验证。试验中，EFT/B信号U=4KV，分别注入L线和N线，得数据如表格1。由表格1的实验数据，我们可以得出，滤波器对EFT/B干扰信号有很明显的抑制效果，不管是差模部分还是共模部分均取得满意效果。
2结论
通过对电快速瞬变脉冲群（EFT/B）干扰分析，提出了利用新设计的EFT滤波器，和PCB设计，和二次滤波相结合的方法来降低对电子设备的干扰，并进行了实验验证。实验结果显示，本文所提出的方法能有效的降低电快速瞬变脉冲群对电子设备的干扰，对保障电子设备的正常工作起到重要作用。
作者：吕攀单位：大连理工大学城市学院
1.1 信号线间距离的影响
计算机高速数字电路设计技术的发展是电子设计领域一次新的突破，对计算机电子技术的发展有着极大的作用。但是，在现阶段计算机高速数字电路设计技术中却存在一定的问题。例如，信号线间距离对计算机高速数字电路设计的影响，一般情况下，信号线间的距离会随着印刷版电路密集度的增大而变化，越来越狭小，而在这个过程中，也会导致信号之间的电磁耦合增大，这样就不会对其进行忽略处理，会引发信号间的串扰现象，而且随着时间的推移会越来越严重。
1.2 阻抗不匹配的问题
阻抗是信号传输线上的关键因素，而在现阶段计算机高速数字电路设计的过程中，却存在信号传输位置上的阻抗不相匹配的现象，这样极易引发反射噪声，而反射噪声将会对信号造成一定的破坏，使得信号的完整性受到极高速数字电路设计是电子技术行业发展的重要结晶，通过多个电子元件组成，更是将电子技术发挥的淋漓尽致，而且，计算机高速数字电路技术的应用也极为广泛。但是，在实际的应用中，计算机高速数字电路设计技术却受到一些因素的影响，例如，信号线间距离的影响、阻抗不匹配的问题、电源平面间电阻和电感的影响等，都会对计算机高速数字电路技术的运行效率产生影响，要提升计算机高速数字技术的应用效率，必须解决这些影响因素，对此，本文主要对计算机高速数字电路设计技术进行研究。摘要大的影响。
1.3 电源平面间电阻和电感的影响
计算机高速数字化电路设计技术是根据实际的情况，利用先进的电子技术设计而成，在诸多领域都得到广泛的应用。现阶段计算机高速数字电路设计中，由于电源平面间存在电阻和电感，使得大量电路输出同时动作时，就会使整个电路产生较大的瞬态电流，这将会对极端级高速数字电路地线以及电源线上的电压造成极大的影响，甚至会产生波动的现象。
2计算机高速数字电路技术的研究分析
2.1 合理设计，确保计算机高速数字电路信号的完整性
通过以上的分析得知，现阶段计算机高速数字电路设计技术中，由于受到阻抗不匹配的影响，对电路信号的完整性也造成一定的影响，因此，要对计算机高速数字电路技术进行合理的设计，确保计算机高速数字电路信号的完整性。主要分为两方面研究，一方面是对不同电路之间电路信号网的传输信号干扰情况进行研究，也就是以上所提到的反射和干扰的问题，而另一方面，要对不同信号在传输的过程中，对电路信号网产生的干扰情况进行分析。计算机高速数字电路在运行的过程中，会受到阻抗不相匹配的因素而影响到电路信号的传输效率，而且，现阶段计算机高速数字电路运行的过程中，阻抗很难控制，经常会出现阻抗过大或过小的现象，都会对电路信号传播的波形产生一定的干扰，从而对计算机高速电路传输信号的完整性产生直接的影响。为了避免这类情况的发生，要对计算机高速数字电路设计技术展开研究，从正常理论来看，高速数字电路设计难以使电路与临街阻抗的状态相互符合，可以对计算机高速数字电路设计技术进行改进，保持系统处于过阻抗状态，这样就能保证计算机高速数字电路设计不会受到阻抗不等的状态而影响到计算机高速数字电路信息传输的完整性。
2.2 对高速数字电路电源进行合理设计
电源是计算机高速数字电路技术的重要组成元件，通过以上的分析得知，计算机高速数字电路设计中，由于受到电源平面间电阻和电感的影响，使得电源运行过程中会出现过电压的故障，也就是电源的波形质量受到影响，严重影响到计算机高速数字电路运行的可靠性。从理论上来看，如果高速数字电路设计中，电源系统中不存在阻抗的话是电路设计最理想的状态，这样整个信号的回路也不会存在阻抗耗损的问题，系统中的各个点的点位就会保持恒定的状态。但是，在实际中却不会存在这种理想状态，计算机高速数字电路系统运行的过程中，就必须要考虑到电源的电阻和电感因素，而要减少电源面的电阻和电感对电源系统的影响，就必须对其采取降低的处理措施。从当今计算机高速数字电路系统电源材质的分析了解到，电路系统中大多数都是采用大面积铜质材料，如果结合电源系统要求来分析的话，这些材料远远达不到计算机高速数字电路电源的标准要求，这样在系统正常运行的过程中势必会受到一定的影响，对此，要将所有影响因素进行综合性的考虑和研究，可以采用楼电容应用到电路中，这样可以有效的避免或降低电源面电阻和电感对系统的影响，从而有效的提高计算机高速数字电路系统运行的可靠性。
3总结
关键词：PWM控制电路CPLDVHDL
在直流伺服控制系统中，通过专用集成芯片或中小规模的数字集成电路构成的传统PWM控制电路往往存在电路设计复杂，体积大，抗干扰能力差以及设计困难、设计周期长等缺点因此PWM控制电路的模块化、集成化已成为发展趋势。它不仅可以使系统体积减小、重量减轻且功耗降低，同时可使系统的可靠性大大提高。随着电子技术的发展，特别是专用集成电路（ASIC）设计技术的日趋完善，数字化的电子自动化设计（EDA）工具给电子设计带来了巨大变革，尤其是硬件描述语言的出现，解决了传统电路原理图设计系统工程的诸多不便。针对以上情况，本文给出一种基于复杂可编程逻辑器件（CPLD）的PWM控制电路设计和它的仿真波形。
1PWM控制电路基本原理
为了实现直流伺服系统的H型单极模式同频PWM可逆控制，一般需要产生四路驱动信号来实现电机的正反转切换控制。当PWM控制电路工作时，其中H桥一侧的两路驱动信号的占空比相同但相位相反，同时随控制信号改变并具有互锁功能；而另一侧上臂为低电平，下臂为高电平。另外，为防止桥路同侧对管的导通，还应当配有延时电路。设计的整体模块见图1所示。其中，d[7:0]矢量用于为微机提供调节占空比的控制信号，cs为微机提供控制电机正反转的控制信号，clk为本地晶振频率，qout[3:0]矢量为四路信号输出。其内部原理图如图2所示。
该设计可得到脉冲周期固定（用软件设置分频器I9可改变PWM开关频率，但一旦设置完毕，则其脉冲周期将固定）、占空比决定于控制信号、分辨力为1／256的PWM信号。I8模块为脉宽锁存器，可实现对来自微机的控制信号d[7：0]的锁存,d[7：0]的向量值用于决定PWM信号的占空比。clk本地晶振在经I9分频模块分频后可为PWM控制电路中I12计数器模块和I11延时模块提供内部时钟。I12计数器在每个脉冲的上升沿到来时加1，当计数器的数值为00H或由0FFH溢出时，它将跳到00H时，cao输出高电平至I7触发器模块的置位端，I7模块输出一直保持高电平。当I8锁存器的值与I12计数器中的计数值相同时，信号将通过I13比较器模块比较并输出高电平至I7模块的复位端，以使I7模块输出低电平。当计数器再次溢出时，又重复上述过程。I7为RS触发器，经过它可得到两路相位相反的脉宽调制波，并可实现互锁。I11为延时模块，可防止桥路同侧对管的导通，I10模块为脉冲分配电路，用于输出四路满足设计要求的信号。CS为I10模块的控制信号，用于控制电机的正反转。
2电路设计
本设计采用的是Lattice半导体公司推出的is-plever开发平台，该开发平台定位于复杂设计的简单工具。它采用简明的设计流程并完整地集成了LeonardoSpectrum的VHDL综合工具和ispVMTM系统，因此，无须第三方设计工具便可完成整个设计流程。在原理设计方面，本设计采用自顶向下、层次化、模块化的设计思想，这种设计思想的优点是符合人们先抽象后具体，先整体后局部的思维习惯。其设计出的模块修改方便，不影响其它模块，且可重复使用，利用率高。本文仅就原理图中的I12计数器模块和I11延迟模块进行讨论。
计数器模块的VHDL程序设计如下：
entitycounteris
port(clk:instdlogic;
Q:outstdlogicvector(7downto0);
cao:outstd_logic);
endcounter;
architecturea_counterofcounteris
signalQs:std_logic_vector(7downto0);
signalreset:std_logic;
signalcaolock:std_logic;
begin
process(clk,reset)
begin
if(reset＝‘1＇)then
Qs＜＝“00000000”;
elsifclk＇eventandclk＝‘1＇then
Qs＜＝Qs＋‘1＇;
endif;
endprocess;
reset＜＝‘1＇whenQs＝255else
‘0＇;
caolock＜＝‘1＇whenQs＝0else
‘0＇;
Q＜＝Qs;
cao＜＝resetorcaolock;
enda_counter;
图2PWM可逆控制电路原理图
在原理图中，延迟模块必不可少，其功能是对PWM波形的上升沿进行延时，而不影响下降沿，从而确保桥路同侧不会发生短路。其模块的VHDL程序如下：
entitydelayis
port(clk:instd_logic;
input:instd_logic_vector(1downto0);
output:outstd_logic_vector(1downto0)
enddelay;
architecturea_delayofdelayis
signalQ1,Q2,Q3,Q4:std_logic;
begin
process(clk)
begin
ifclk＇eventandclk＝‘1＇then
Q3＜＝Q2;
Q2＜＝Q1;
Q1＜＝input(1);
endif;
endprocess;
Q4＜＝notQ3;
output(1)＜＝input(1)andQ3;
output(0)＜＝input(0)andQ4;
enda_delay;
图3为原理图中的若干信号的波形仿真图。
根据密勒效应，得密勒电容CM=(1+gmRc)Cb'e［3］，放大器上限截止频率的表达式为：(1)由式(1)可见，三极管极间电容Cb'c越大，放大电路的上限截止频率越低。开关J4、J5控制电容C6、5的接入与否。R11、C8和R4构成第一级和第三级之间的极间负反馈，开关J2控制负反馈支路的接入与否。当开关J2闭合，极间负反馈支路接入，此时称为电路闭环。深度负反馈时整个电路的闭环增益为:：(2)由式2可见，开关J2闭合时，整个电路的增益只与反馈支路元件R11和R4有关。当开关J2断开，级间负反馈不接入，此时电路称为开环。开关J3断开，R8、R9不接入，整个电路的开环增益为:比较式(3)和式(4)可知，开关J2断开，整个电路的增益与开关J3的状态有关。由于R7＞R″，所以开关J3闭合时，本级(第二级)负反馈电阻减小，放大倍数增大，整个电路的增益较大。元件R10、R2、C4构成负反馈支路，为第一级放大电路提供直流偏置，稳定静态工作点。电容C4用来滤除通过R10反馈到第一级的交流信号。二极管VD1用来保护电路，防止因电源接反损坏实验板。二极管VD2为实验板的指示灯，R13是限流电阻。R5、C3、C7构成∏型滤波电路，用来滤除直流电源中存在的交流成分。
1负反馈对放大器的影响
放大电路中经常引入各种类型的负反馈，用以改善放大电路的性能，本实验板引入了多条本级和级间负反馈支路。为使学生能够更直观深刻地理解负反馈对放大器性能的影响，实验板上设置了J2、J3开关供测试使用，某组测试内容和数据如表1所示。从表1测试结果可以看出，J2闭合(即级间深度负反馈引入)时，J3的断开或者闭合(局部负反馈的变化)基本不影响整个电路的增益。J2断开(即断开级间深度负反馈)时，J3的断开或者闭合(局部负反馈的变化)对整个电路的增益影响比较大，实验结论与理论分析相符合。表1测试数据还表明，放大器增益增大的同时，通频带变窄，即电路参数和三极管确定的情况下，电路的增益带宽积为一常数。
2电容对放大器通频带的影响
衡量放大器性能的一个重要指标是通频带，为了研究影响放大器通频带的因素，本实验板设置了开关J5和J4控制极间电容C5、C6的接入，具体测试内容和数据如表2所示。由表2测试数据可以看出，三极管集—基等效电容(即极间电容C5、C6)主要影响放大器的上限截止频率fH，极间电容越大通频带越窄。极间电容C5、C6构成交流信号的负反馈回路，在低频段时容抗很大视为开路，在高频段时使信号的放大倍数减小，上限截止频率fH减小。在实际工作中应注意三极管极间电容对电路通频带的影响，要有效增大fH，应选用Cb'c较小的管子。实验板设置了开关J1控制电容C1的接入。开关J1对电路通频带的影响测试数据如表3所示。由表3测试数据可以看出，放大电路中的电容C1主要影响放大器的下限截止频率fL，对上限截止频率影响很小。原因是电容C1较大，高频段时容抗非常小，近似短路。低频段时容抗不可忽略，频率越低容抗越大，阻碍越大，放大倍数越小，使下限截止频率fL越高。本实验板加入电容C1和电阻R1组成高通电路，滤除低频噪音信号，使本实验板的性能更好。
3结束语
本文设计的多级小信号放大器实验板电路，可以在实验室作为典型教学案例进行一体化教学活动使用，使学生更好地理解分立元件构成的放大器的工作原理及特性。电路中引入不同负反馈对放大电路增益、通频带的影响，电路中的电容对放大器性能的影响。通过分析和测试，培养学生理论联系实际分析和解决问题的能力。
作者：张慧敏 单位：常州信息职业技术学院电子与电气工程学院
关键词：阵列传感器混沌电路开关电容A/D转换信号采集
引言
随着机器人技术和复杂检测系统的出现，人们对触觉传感器提出了更高的要求。随着触觉阵列规模的扩大，希望A/D转换速度加快，而原先在小规模阵列触觉传感器系统中采用的共用A/D转换器的方法，已不能满足大规模阵列触觉传感器信号采集实时性的要求。因此，要想实现高速、高分辨率并且对小信号敏感的大规模阵列触觉传感器信号采集系统，关键部件就是A/D转换器。
本文利用混沌帐篷映射方法和开关电容（SC）技术，设计了一种新型A/D转换器。该A/D转换器的电路具有调理放大、误差补偿和A/D转换功能一体化的优点，并且电路简单、便于集成、功耗小；能以很高的性能价格比实现多路触觉传感器输出信号的并行采样和A/D转换。
1阵列触觉传感器信号采集系统的组成
模拟式阵列触觉传感器信号采集系统的原理电路见图1。该系统由m×n阵列传感器、列读取电路、行扫描电路、n个ADC电路、时序控制电路和计算机等组成。在时序控制电路的控制下，行扫描电路对m行阵列触觉传感器发送周期性激励信号；而列读取电路则周期性地并行读入n列输出信号。读n个信号经n个A/D转换器，把模拟信号转换成格雷码序列直接送到计算机；计算机完成格雷码向二进制码的转换，接着在时序逻辑的控制下，读取下一行的n列信号并进行A/D转换。计算机在获得1帧m×n触觉传感器信号后，就可以进行信号处理了。图1中除A/D转换器需要特殊设计外，其余各电路都有现有的产品，没有特殊要求。
2混沌开关电容A/D转换器的设计
2.1混沌开关电容A/D转换的原理
利用开关电容技术进行误差补偿的基本原理是电荷的再分配。电容失配误差利用开关转换储存起来，结果由电容上电荷的再分配而得到补偿。混沌帐篷映射是一种离散非线性系统，其映射关系为：
这一映射可以看到由两步组成：先将区间[0,1]伸长2倍，然后再压缩成原区间[0,1]。如此反复迭代操作，最终导致相邻点的指数分离，从而进入混沌状态。这种映射对初始值（系统的输入信号）的放大与通常的线性放大方法不同：线性放大倍数为一常数，而且受工作范围限制；而处于混沌状态的帐篷映射系统，是在有界的区间内，迭代1次将信号放大2倍，反复有限次迭代后，可以将微弱信号放大到可观测的水平，而不会出现溢出再现象。显然，这是一种非线性放大。帐篷映射系统的输入值Vin对应于系统的初始状态x0。x0可以二进制小数表示：
为了得到离散帐篷映射的迭代输出与x0的关系，引入另一种非线性映射——离散贝努利移位是映射：
这一映射的作用是每迭代一次，就将二进制位t1、t2、t3、……向左依次移出一个二进制位，即
对于贝努利移位映射，令bn=sgn(x''''n-0.5)，作为贝努利移位映射的第n次迭代输出，由于bn=tn,且bi(i=0,1,2,…)是一个二进制序列；对于帐篷映射，令gn=sgn(xn-0.5)，则gi是与bi对应的格雷码序列，即
根据上述和初始时刻x0=x''''0=Vi，可得：
因此，通过将帐篷映射迭代输出的格雷码序列gi(i=0,1,2,…)，转换成贝努利移位映射的二进制序列bi(i=0,1,2，…)，可推算出初始值（输入信号的二进制数字量），即
式（7）中{Vin}表示输入信号的二进制数字量。gi(i=0,1,2,…)就是经过帐篷映射完成了对输入信号的非线性放大和A/D转换的格雷码形式的数字量。
2.2混沌开关电容A/D转换电路的实现
利用并关电容技术进行电路设计，有其独特的优点：电路的性能与电容无关，只取决于电容之比，两个电容比值的误差小于1/1000，因此电路运算精度高；电路便于实现大规模集成，因而电容体积小、工作可靠、成本低，功耗小（一个开关电容A/D转换器功耗4mW）等。这些优点对模拟式阵列触觉传感器信号采集系统最有利，因此该系统需要大量的ADC。
图2混沌开关电容A/D转换电路
基于帐篷映射的开关电容A/D转换电路如图2所示。运放A1、A2及周围的电路完成帐篷映射，即完成对输入信号的非线性放大和A/D转换；C4、C5、A3及周围的电子模拟开关组成保持电路，输出信号V0为输入信号的格雷码形式的数字量。图3为电路时序控制逻辑。
图2电路，当启动信号为高电平时，电子模拟开关指向“1”端，输入信号Vi接通。延时t1时间后，D触发器产生一个脉冲信号，这时，若0≤Vi≤0.5，则电子模拟开关S1指向“2”端，C1、C3和A2及有关的电子模拟开关构成一个开关电容比例延时器，如图4所示。在（n-1）T时，Vi给C1充电，充电电荷为C1Vi（n-1），C3被短路，V02(n-1)=0;在nT时，C1中电荷转移到C3中，充电电荷为C3V02（n），由电荷守恒原理，其差分方程为：
C1Vi(n-1)=C3[V02(n)-V02(n-1)]=C3V02(n)(8)
式（8）经过Z变换可得该电路Z域传递函数：
H（Z）=V02(Z)/Vi(Z)=(C1/C3)Z-1(9)
若取C3=0.5C1，则有：
H（Z）=V02(Z)/Vi(Z)=(C1/C3)/Z-1=(C1/0.5C1)Z-1=2Z-1(10)
可见，图4的电路具有起放大作用的比例延时功能，实现了对输入信号的翻倍，即实现了y=2x的运算；同时对C4充电，当下一个“o”脉冲为高电平时，C4中电荷转移到C5中，这时开关S0指向“2”端，把输出信号Vo反馈到输入端，给C1充电，实现迭代运算。经过n次迭代后，使Vi信号入大，直到可观测为止。
同理，当0.5≤Vi≤1时，Vi向C2充电，电子模拟开关S2指向“2”端，这时，C2、C3和A2构成另一个开关电容比例延时器，把式（9）中的C1换成C2，就是这个比例延时器的Z域传递函数。“e”脉冲为高电平时，C2中电荷Q=C2Vi转换到C3中，若取C3=0.5C2,就实现了y=2(1-x)的运算；当下一个“o”脉冲为高电平时，C4中电荷转移到C5中，这时开关S0指向“2”端，把输出信号Vo反馈到输入端，给C2充电，实现迭代运算。经过n次迭代后，使Vi信号放大到可观测为止。
这样，经过一个周期T，完成了对Vi一个样点的采集。如此周而复始地进行A/D转换工作。D触发器输出的信号就是格雷码序列：
将gk序列和初始条件b0=Q0代入式（6）中，就得到贝努利二进制序列bk（k=0,1,2,…）。当然，只要把ADC的输出信号Vo(格雷码序列)送入计算机，转换成二进制数字量的工作，可由计算机通过软件来实现。
3实验结果
利用图4的信号系统对5×7应变式微型阵列传感器输出的信号进行非线性放大和A/D转换实验，实验结果见表1。表1中为第4行7个传感器输出信号进行A/D转换的结果。实验结果表明，基于帐篷映射的开关电容A/D转换器可有效地实现对小信号的放大和A/D转换。
4结论
本文利用混沌电路对小信号敏感及它具有的非线性变换的独特性能，设计了混沌帐篷映射开关电容新型A/D转换器。这种A/D转换器适用于机器人模拟阵列触觉传感器输出信号的A/D转换。它集调理放大和A/D转换于一体，具有电路简单、易于集成及功耗小的特点。开关电容电路只有二相时钟，电路性能只取决于两个电容之比而与电容绝对值无关，因而电路运算精度高、成本低。利用该A/D转换器可实现多路触觉信号的并行采样和A/D转换，以满足大规模阵列传感器信号的实时采集要求。实验结果证明了本方法的有效性。
表1A/D转换实验结果
传感器（4，1）（4，2）（4，3）（4，4）（4，5）（4，6）（4，7）
测量值/mV0806718824617025
计算值/mV0.080.266.4187.5242.3168.924.7
格雷码
gog1…g6g700000000000111110001100100101000001000010011111000000101
由于CRT显示器和液晶屏具有不同的显示特性,两者的显示信号参数也不同,因此在计算机(或MCU)和液晶屏之间设计液晶显示器的驱动电路是必需的,其主要功能是通过调制输出到LCD电极上的电位信号、峰值、频率等参数来建立交流驱动电场。
本文实现了将VGA接口信号转换到模拟液晶屏上显示的驱动电路,采用ADI公司的高性能DSP芯片ADSP—21160来实现驱动电路的主要功能。
硬件电路设计
AD9883A是高性能的三通道视频ADC可以同时实现对RGB三色信号的实时采样。系统采用32位浮点芯片ADSP-21160来处理数据,能实时完成伽玛校正、时基校正,图像优化等处理,且满足了系统的各项性能需求。ADSP-21160有6个独立的高速8位并行链路口,分别连接ADSP-21160前端的模数转换芯片AD9883A和后端的数模转换芯片ADV7125。ADSP-21160具有超级哈佛结构,支持单指令多操作数(SIMD)模式,采用高效的汇编语言编程能实现对视频信号的实时处理,不会因为处理数据时间长而出现延迟。
系统硬件原理框图如图1所示。系统采用不同的链路口完成输入和输出,可以避免采用总线可能产生的通道冲突。模拟视频信号由AD9883A完成模数转换。AD9883A是个三通道的ADC,因此系统可以完成单色的视频信号处理,也可以完成彩色的视频信号处理。采样所得视频数字信号经链路口输入到ADSP-21160,完成处理后由不同的链路口输出到ADV7125,完成数模转换。ADV7125是三通道的DAC,同样也可以用于处理彩色信号。输出视频信号到灰度电压产生电路,得到驱动液晶屏所需要的驱动电压。ADSP-21160还有通用可编程I/O标志脚,可用于接受外部控制信号,给系统及其模块发送控制信息,以使整个系统稳定有序地工作。例如,ADSP-21160为灰度电压产生电路和液晶屏提供必要的控制信号。另外,系统还设置了一些LED灯,用于直观的指示系统硬件及DSP内部程序各模块的工作状态。
本设计采用从闪存引导的方式加载DSP的程序文件,闪存具有很高的性价比,体积小,功耗低。由于本系统中的闪
存既要存储DSP程序,又要保存对应于不同的伽玛值的查找表数据以及部分预设的显示数据,故选择ST公司的容量较大的M29W641DL,既能保存程序代码,又能保存必要的数据信息。
图2为DSP与闪存的接口电路。因为采用8位闪存引导方式,所以ADSP-21160地址线应使用A20-A0,数据线为D39—32,读、写和片选信号分别接到闪存相应引脚上。
系统功能及实现
本设计采用ADSP-21160完成伽玛校正、时基校正、时钟发生2S、图像优化和控制信号的产生等功能。
1伽玛校正原理
在LCD中,驱动IC/LSI的DAC图像数据信号线性变化,而液晶的电光特性是非线性,所以要调节对液晶所加的外加电压,使其满足液晶显示亮度的线性,即伽玛(Y)校正。Y校正是一个实现图像能够尽可能真实地反映原物体或原图像视觉信息的重要过程。利用查找表来补偿液晶电光特性的Y校正方法能使液晶显示系统具有理想的传输函数。未校正时液晶显示系统的输入输出曲线呈S形。伽玛表的作用就是通过对ADC进来的信号进行反S形的非线性变换,最终使液晶显示系统的输入输出曲线满足实际要求。
LCD的Y校正图形如图3所示,左图是LCD的电光特性曲线图,右图是LCD亮度特性曲线和电压的模数转换图。
2伽玛校正的实现
本文采用较科学的Y校正处理技术,对数字三基信号分别进行数字Y校正(也可以对模拟三基信号分别进行Y校正)。在完成v校正的同时,并不损失灰度层次,使全彩色显示屏图像更鲜艳,更逼真,更清晰。
某单色光Y调整过程如图4所示,其他二色与此相同。以单色光v调整为例:ADSP-21160首先根据外部提供的一组控制信号,进行第一次查表,得到Y调整系数(Y值)。然后根据该Y值和输入的显示数据进行第二次查表,得到经校正后的显示数据。第一次查表的Y值是通过外部的控制信号输入到控制模块进行第一次查表得到的。8位显示数据信号可查表数字0～255种灰度级显示数据(Y校正后)。
3图像优化
为了提高图像质量,ADSP-21160内部还设计了图像效果优化及特技模块,许多在模拟处理中无法进行的工作可以在数字处理中进行,例如,二维数字滤波、轮廓校正,细节补偿频率微调、准确的彩色矩阵(线性矩阵电路),黑斑校正、g校正、孔阑校正、增益调整、黑电平控制及杂散光补偿、对比度调节等,这些处理都提高了图像质量。
数字特技是对视频信号本身进行尺寸、位置变化和亮,色信号变化的数字化处理,它能使图像变成各种形状,在屏幕上任意放缩,旋转等,这些是模拟特技无法实现的。还可以设计滤波器来滤除一些干扰信号和噪声信号等,使图像的清晰度更高,更好地再现原始图像。所有的信号和数据都是存储在DSP内部,由它内部产生的时钟模块和控制模块实现的。
4时基校正及系统控制
由于ADSP-21160内部各个模块的功能和处理时间不同,各模块之间存在一定延时,故需要进行数字时基校正,使存储器最终输出的数据能严格对齐,而不会出现信息的重叠或不连续。数字时基校正主要用于校正视频信号中的行,场同步信号的时基误差。首先,将被校正的信号以它的时基信号为基准写入存储器,然后,以TFT-LCD的时基信号为基准读出,即可得到时基误差较小的视频信号。同时它还附加了其他功能,可以对视频信号的色度、亮度、饱和度进行调节,同时对行、场相位、负载波相位进行调节,并具有时钟台标的功能。
控制模块主要负责控制时序驱动逻辑电路以管理和操作各功能模块,如显示数据存储器的管理和操作,负责将显示数据和指令参数传输到位,负责将参数寄存器的内容转换成相应的显示功能逻辑。内部的信号发生器产生控制信号及地址,根据水平和垂直显示及消隐计数器的值产生控制信号。此外,它还可以接收外部控制信号,以实现人机交互,从而使该电路的功能更加强大,更加灵活。
此外,ADSP21160的内部还设计了I2C总线控制模块,模拟FC总线的工作,为外部的具有I2C接口的器件提供SCLK(串行时钟信号)和SDA(双向串行数据信号)。模拟I2C工作状态如图5和图6所示。
系统软件实现
在软件设计如图7所示,采用Matlab软件计算出校正值,并以查找表的文件形式存储,供时序的调用。系统上电
开始,首先要完成ADSP-21160的一系列寄存器的设置,以使DSP能正确有效地工作。当ADSP-21160接收到有效的视频信号以后,根据外部控制信息确定Y值。为适应不同TFT-LCD屏对视频信号的显示,系统可以通过调整Y值,以调节显示效果到最佳。再如图4所示,对先前预存的文件进行查表,得到所需的矫正后的值,然后暂存等待下一步处理。系统还可以根据视频信号特点和用户需要完成一些图像的优化和特技,如二维数字滤波、轮廓校正、增益调整、对比度调节等。这些操作可由用户需求选择性使用。利用ADSP-21160还可以实现图像翻转、停滞等特技。最后进行数字时基校正,主要用于校正视频信号中的行、场同步信号的时基误差,使存储器最终输出的数据能严格对齐,而不会出现信息的重叠或不连续。除了以上所述的主要功能以外,ADSP-21160还根据时序控制信号,为灰度电压产生电路和TFT-LCD屏提供必要的控制信号。另外,ADSP-21160还能设置驱动通用I/O脚配置的LED灯,显示系统工作状态。
通常的Serdes发送器由PLL电路、MUX电路以及驱动器电路构成。PLL电路用来产生符合协议要求的时钟频率；MUX电路用来将多位并行输入数据转换成一位串行输出数据，控制Driver电路；Driver电路用来将MUX电路的串行输出数据转化成符合协议电气要求的差分输出信号。该结构的缺点在于PLL电路产生的频率以及Driver电路产生的输出信号特征仅能符合特定的协议，针对不同的协议需要重新设计PLL电路以及输出驱动器电路，电路不具有扩展性。包括可以进行输出速率选择的PLL电路、带有上升/下降时间控制的MUX电路以及输出信号幅度可调的驱动器电路。针对不同的协议，通过速率选择信号设定PLL电路输出不同的时钟频率，同时通过上升/下降沿速率控制模块调整输出信号的上升/下降沿时间，并通过幅度控制模块以及预加重幅度控制模块调整输出信号的幅度，从而满足不同协议的相应要求。
2.多协议Serdes发送器电路设计
2.1PLL电路
PLL电路用来为数据发送器提供频率稳定的时钟信号，由鉴频鉴相器、电荷泵、环路滤波器、振荡器、可编程分频器以及占空比调整电路构成。通过控制信号控制分频电路的分频系数，电路可以输出符合不同协议要求的时钟频率。通过在时钟信号在上升沿和下降沿对数据分别进行采样，可以通过最高数据率一半的时钟频率来完成数据的发送，但是需要保证时钟信号的占空比为50%。为了降低成本，本设计采用了环形振荡器VCO电路，同时设计了占空比调整电路（DCC）来调整输出时钟信号的占空比。当时钟馈通、电荷注入以及电流源不匹配影响电荷泵时，其影响均可等效为电流源不匹配对电路的影响。
2.2MUX电路
MUX电路用来将输入的低速并行信号转换为高速串行输出信号。由于采用了半速时钟结构，MUX电路采用了奇偶序列分别转换成两路串行数据后再合并为一路输出的方式，分频后的时钟信号分别控制两个5:1的数据选择器，将输入数据按奇偶序列转换为两路输出。两路输出信号经过由clk_m控制的2:1的数据选择器输出差分数据信号symdata_m/p。同时，考虑到整体电路中需要实现预加重功能，差分数据信号symdata_m/p经过延时模块，延时一个数据周期并将数据反相，其输出信号为trdata_m/p。
2.3驱动器电路
为了适应不同协议对输出信号的电气特性要求，本文设计了包含预加重幅度控制以及输出电压幅度控制功能的驱动器电路，包含电源模块、N个预加重单元以及M-N个输出幅度调整单元。电源模块由运放A2以及驱动管M1构成，用来为驱动器电路提供稳定的电源Vreg，其电压等于参考电压Vref。
3.总结
关键词：输电线路；路径；杆塔
随着国民经济快速增长，各地电网建设迅猛发展，从过去的“几年建一条线路”到现在的“一年建几条线路”实现了跨越式发展，供电可靠性进一步提高，电网输送能力大大增强，但输电线路建设的内部环境和外部空间却越来越小。各地进行土地开发线路路径选择困难，施工占地的民事工作难以协调，线路改造停电时间短，工程建设资金短缺等是电网建设中遇到的新问题。如何应对新形势，最大限度地满足电网建设需要已成为技术部门不断研究的课题。本文从设计角度围绕方便施工、降低造价、利于运行等方面，对输电线路设计中应注意的问题进行了探讨。
1设计中应注意的问题
1.1路径选择
路径选择和勘测是整个线路设计中的关键，方案的合理性对线路的经济、技术指标和施工、运行条件起着重要作用。为了做到既合理的缩短路径长度、降低线路投资又保证线路安全可靠、运行方便，一条线路有时需要徒步往返3～5趟才能确定出最佳方案，所以线路勘测工作是对设计人员业务水平、耐心和责任心的综合考验。
在工程选线阶段，设计人员要根据每项工程的实际情况，对线路沿线地上、地下、在建、拟建的工程设施进行充分搜资和调研，进行多路径方案比选，尽可能选择长度短、转角少、交叉跨越少，地形条件较好的方案。综合考虑清赔费用和民事工作，尽可能避开树木、房屋和经济作物种植区。
在勘测工作中做到兼顾杆位的经济合理性和关键杆位设立的可能性（如转角点、交跨点和必须设立杆塔的特殊地点等），个别特殊地段更要反复测量比较，使杆塔位置尽量避开交通困难地区，为组立杆塔和紧线创造较好的施工条件。
1.2杆塔选型
不同的杆塔型式在造价、占地、施工、运输和运行安全等方面均不相同，杆塔工程的费用约占整个工程的30%～40%，合理选择杆塔型式是关键。
对于新建工程若投资允许一般只选用1～2种直线水泥杆，跨越、耐张和转角尽量选用角钢塔，材料准备简单明了、施工作业方便且提高了线路的安全水平。对于同塔多回且沿规划路建设的线路，杆塔一般采用占地少的钢管塔，但大的转角塔若采用钢管塔由于结构上的原因极易造成杆顶挠度变形，基础施工费用也会比角钢塔增加一倍，直线塔采用钢管塔，转角塔采用角钢塔的方案比较合理，能够满足环境、投资和安全要求。
针对多条老线路运行十几年后出现对地距离不够造成隐患的情况，在新建线路设计中适当选用较高的杆塔并缩小水平档距可提高导线对地距离。在线路加高工程中设计采用占地小、安装方便的酒杯型（Y型）钢管塔，施工工期可由传统杆塔的3～5天缩短为1天，能够减少施工停电时间。
1.3基础设计
杆塔基础作为输电线路结构的重要组成部分，它的造价、工期和劳动消耗量在整个线路工程中占很大比重。其施工工期约占整个工期一半时间，运输量约占整个工程的60%，费用约占整个工程的20%～35%，基础选型、设计及施工的优劣直接影响着线路工程的建设。
滨州市位于山东省北部，属于黄河冲积平原，土质大部分为粉质粘土，而且地下水位高，一般为±0.0～1.0m，地基承载力又低，一般为70～90kN/m2。通俗讲基础越深受力越好、体积越小，但由于受地下水的影响，基础深埋后泥水、流砂现象出现的几率就会加大，给施工带来极大困难，既影响工期又增加投资。
由于地质的特殊性和埋深的局限性，当前的基础型式只有采取浅埋式，通过适当加大基础地板尺寸，增加基础自重来满足上拔稳定才是比较安全经济的。直线塔埋深控制在2m左右，承力塔埋深控制在3～4m左右可减少地下水对施工的影响。
根据工程实际地质情况每基塔的受力情况逐地段逐基进行优化设计比较重要，特别对于影响造价较大的承力塔，由四腿等大细化为两拉两压或三拉一压才是经济合理的。
2结束语
纵观近年来的输电建设工程，每项工程都有各自特点，设计中脱离工程实际，一味生搬硬套是无法保证设计质量与满足电网发展需要的。只有结合实际，因地制宜，通过优化方案，科技攻关，不断探索与创新，才能满足建设坚强电网的要求，才能开创工程设计“技术先进、安全合理”的全新局面。
参考文献
[1]110～500kV架空送电线路设计技术规定.国家经贸委,1999,10.
控制电路可靠性的高低和使用的元器件关系很大，并不是越贵越好，应该根据使用环境去选择最合适的元器件[6]。在一般情况下，以保证控制电路的基本功能为前提，可以按照以下几点要求设计。1）尽可能选用数字元器件，少用或者不用模拟器件；多选用集成度较高的器件，少用集成度较低的器件；尽量使用功耗小的元器件。2）尽量选用质量等级高的器件，将继电器、开关等器件的使用数量降至最低。3）选用无源器件，尽量少使用有源器件。5）应该根据介质损耗、频率、耐压、容量变化以及温度系数等指标选择电容。少用铝电解电容器；6）不选用未经设计定型的新研元器件、已停产或将要停产的电子元器件。7）在确定合适的器件后，在使用时应符合降额设计的要求，不同的器件，降额的方法是不同的[7]。基本方法如下：①电阻的降额方法是降低功率比；②电容是降低工作电压；③半导体器件的降额方法是降低工作功耗；④数字集成电路则通过降低周围环境温度和电负荷来降额。
2电路可靠性设计
2.1电源保护电路设计
场监雷达控制电路的供电电源可能传输距离较远，为了减少线路上的衰减，应采用较大电压（12V以上）的直流电源输入，同时在控制电路的电源输入点进行相应的保护设计，如图2所示。因为12V电压较大，防止出现短路时对电路造成较大伤害，故在输入端串联自恢复保险丝。控制电路一般需要5V和3.3V的电源品种，所以采用LDO器件进行电压转换。因为5V电压会输出到其他接口，在极限情况下会因为外界的影响导致电压出现波动，而添加稳压二极管2CW5232可以对电路起到保护作用。稳压二极管工作于反向击穿区，当稳压二权管两端的反向电压在—定范围内变化时，反向电流很小。当反向电压增高到击穿电压时，流过稳压管的反向电流突然剧增，稳压管反向击穿。此后，电流虽然在很大范围内变化，但稳压管两端的电压变化很小。利用这一特性，稳压管在电路中能起稳压作用。稳压管与一般二极管不一样，它的反向击穿是可逆的，当去掉反向电压之后，稳压管又恢复正常。在该电路中，采用了双电容串联设计，因为电容损坏后的失效模型大多表现为短路，当电容损坏后，另一电容仍然可以起到滤波的作用。
2.2输入信号的隔离设计
控制电路为了避免被监测部件对自身的影响，对输入信号均采用光耦进行隔离，如图3所示。在信号输入端，为了对自身进行保护，利用二极管的单向导电性，对输入电平进行了限位设计。如图4所示。二极管具有正向导通，反向截止的特性，利用这种特性，对输入端的电平进行限位。当正常工作的时候，两个二极管都处于截止状态，当电压不再正常范围内时，其中一路二极管会导通，将电平拉到正常范围内，可对板内的器件起到保护作用。
2.3控制信号的冗余设计
控制电路负责雷达的天线转动，发射开关机等关键控制，误操作会带来严重的后果，所以可靠性显得尤为重要，根据二极管的PN结较大，不易被击穿的特点，采用二极管来实现输出信号的冗余设计，具体设计如图5所示。从FPGA的两个引脚中输出同一信号，经过驱动后，分别通过两个二极管后并联在一起，通过一个下拉电阻（等效阻值为10kΩ）后，输出给被控制件，具体分析如下：1）正常工作时，双路同时输出到一点，因为二极管的单向导电性，从最大程度上阻止了输出端的电流倒灌，保护了接口芯片；2）当并联输出的两路，任何一路发生断路时，二极管的正向压降不足以使二极管导通，则该路的二极管一直处于截止状态，同时，另外一路可正常工作。3）当并联的两路任何一路发生短路时，并且为低电平时，该路的二极管的正向压降不足以使二极管导通，则该路的二极管一直处于截止状态，同时，另外一路可正常工作。4）当并联的两路任何一路发生短路时，并且为高电平时，该路的二极管一直处于导通状态，输出恒为高，造成的结果就是机箱监控一上电，该路的输出电平恒为高，此时会出现故障。在这种情况下，可通过回读到FPGA里的信号判断出哪路发生故障，并对相应故障路的buffer器件使能信号进行自动关闭，同时另外一路可以进行正常的控制。5）综上所述，本电路只有在两路同时故障时，输出才会表现为故障，相对于单路输出控制电路，实现了热冗余设计，可靠性大大提升。
3结束语
1.1对线路沿途地形进行勘查
10kV配电线路设计中，通过地形图初步确定了路径方案之后，还需要对线路沿途的实际情况进行现场勘查和绘制路径图，保证设计中地形数据的真实性，而不是仅仅依靠地形图和他人提供的数据就进行设计。
1.2考虑实际情况选择塔杆
塔杆是10kV配电线路中重要的组成部分，根据实际的情况的不同需要选用不同的塔杆。在塔杆选择中，需要对周边的气候环境、地质情况和地形情况等进行详细的考察，保证塔杆的使用安全与使用寿命。
1.3选择材料、设备和制定方案
在完成了设计方案和塔杆的选择之后，要根据整条配电线路的情况选择材料设备的种类和数量，列出材料和设备清单，据此对整个工程的花费做出预算。同时，列出几种配电线路建设的方案，通过对比选择出最适合的方案，然后进行完善整理后，确定最终整套的设计资料。
210kV配电线路设计要点分析
2.1线路路径与杆塔选择
线路路径是影响配电线路设计好坏的重要因素，也关系着线路施工的可行性和线路日后的运行维护与故障维修。在线路路径选择上，需要尽可能的少占用农田、避开洼地和山地等不良地质以及爆炸物、易燃物等影响线路安全的区域，考虑施工难度和路径长度等综合因素，结合城镇的规划设计，选择路径短、曲折系数小的路径，实现设计方案的经济、合理和安全。在确定线路路径之后，需要对路径中需要架设杆塔地区的地质、地形等情况进行综合考察，遵循“施工方便、造价合理、运行安全”的原则，因地制宜，选用合适的塔杆形式和排杆方式。常用的塔杆有耐张塔杆、转角塔杆、直线塔杆和终端直线杆四种，都具有不同的用途；在塔杆定位后，还需要对其进行那个荷载校验、上拔校验、耐张绝缘子串倒挂校验、导线风偏后对地及其他凸起物的净距离校验以及相邻线路断路时交跨离间隔的校验，保证塔杆设计的安全性。
2.2配电装置设计
配电装置是配电线路的重要组成部分，在设计中选择配电装置时，需要充分考虑周边的环境温度、抗风抗震能力以及导体和电器的相对湿度等多种因素。首先，配电装置的设计选择需要注意周边环境的温度，通常取用多年最热月的平均最高温的平均值作为设计参考，根据温度的高低选择符合耐热性要求的配电装置；同时，在屋内裸导体和其他电器的选择上，通常是在最热月平均最高温上加5℃作为标准；另外，需要通过添加保温措施来保证仪表电器使用温度高于允许的最低温度，避免发生冰雪事故；最后，在隔离开关上设置破冰厚度时，需要大于该地区年度平均最大的覆冰厚度。其次，导体和电器的相对湿度设计选择上，采用的标准是线路区域内湿度最高月的平均相对湿度，通常根据地区的不同选择不同的产品类型。比如，湿热带型电器产品适用于湿热地区，而亚湿热带地区使用普通电器产品即可。第三，在抗震能力设计上，需要保证设计的配电线路能够符合《电力设施抗震设计规范》的规定；在抗风能力上，要保证设计的配电装置能够承受住该地区30年内离地十米高的10min内最大平均风速；如果最大风速高于35m/s，在设计配电装置时，需要通过提高设备与基础之间的连接牢固度、降低电气设备的高度等措施来提高其整体的抗风能力。
2.3导体与电器设计
导体与电器是配电线路的主体成分，其设计的水平会直接影响配电线路的设计效果。首先，需要保证所设计的电器承受电压符合配电线路实际运行最高电压的要求，导体与电器长期经过的电流值大于该配电线路的最大持续电流值，并在设计中充分考虑日照会对载流量造成的影响；其次，按照三相短路电流的验算值来确定导体和电器的热稳定、动稳定以及开断电流的短路电流值，如果设计中电压互感器有熔断器保护，则可以不对热稳定和动稳定进行验算，而导体和电器使用高压限流熔断器保护时，动稳定和热稳定的验算需要根据熔断器的特性来进行；第三，充分考虑导体的工作温度，一般而言，裸导体的正常最高工作温度应该小于+70℃，如果在裸导体接触面处有覆盖层，则可以提升到+85℃，而管型导体或铜芯铝线导体其最高温度应该小于+80℃；第四，室外配电装置的套管、绝缘子和金具等电器选择上，需要充分考虑地区内气象环境和受力状态。
3结语
电热水瓶采用的是蒸气智能感应控制，过热保护，水煮沸自动断电，具有保温功能。电热水瓶具有方便快捷等特点，如今已经进入寻常百姓家。虽然目前我国饮水机的普及率很高，但由于饮水机存在体积大，水温不够高，无法达到对生水高温消毒，需重复加热，使用不当存在二次污染等问题，也为电热水瓶行业提供了机会。此外，电热水瓶跟普通水瓶不同之处就在于电热水瓶具有双功能特性，既能持续的烧水又能长时间保温。但市场上销售的此类产品质量参差不齐，经市场考察和用户反映，目前此类产品均存在干烧损坏保险不能报警，水温不能准确读出，保温温度不可调等缺点，给广大消费者带来了很多不便。
2新型电水瓶电路系统设计方案
从节能环保和延长寿命的设计思想出发，可舍弃电水瓶中原有的电路，利用单片机AT89C51作为主控芯片，设计加热模块(由P1．3控制)、温度显示模块(由P0．0～P0．6控制)、温度设置模块(由P3．1、P3．2、P3．3控制)、声光报警模块(由P3．6和P3．7控制)、防倾倒模块(由压触式开关控制)和防干烧模块(由比较器和继电器控制)，实现水温的控制。
(1)加热模块
加热模块采用比较器和继电器控制的复合电路，当用户设置好温度后，整个系统开始工作，发热盘处于通电加热状态开始烧水，当水烧开后保温系统启动，温度达到用户设定温度后，比较器同向输入端电压高于反向输入端电压，比较器输出信号，三极管导通，继电器吸合，加热模块停止工作，当温度低于用户设定值后，电路再次启动，继电器跳开，加热盘接通电源，如此循环实现相对恒温保温功能，方便人们的日常饮水，如泡茶、冲咖啡、泡方便面等等，根据所需不同的温度做相应的调整。
(2)温度显示模块
温度显示模块设计的出发点是为了使人们直观地看到电热水瓶中的实时水温，如果水温偏低，可以进行加温操作，如果水温偏高，可以进行降温操作，满足人们对水温的不同要求。该模块由3个共阳极的七段数码管构成，其采用动态扫描的工作方式，用PNP三极管9012加以驱动，使显示更加稳定更加清晰。驱动电路采用3个PNP三极管(如9012、8550等)，所有的发射极连在一起接+5V电源，集电极分别接每个数码管的位选端(或公共端)，基极分别接偏置电阻后，接入段扫描驱动端口(单片机的P0口)。
(3)温度设置模块
温度设置模块进行温度的设置和调整。电路中采用了3个按键K1、K2、K3，它们的功能分别是:温度设置，加温和减温操作，为人们需要不同温度的开水提供了便利。
(4)温度传感模块
温度传感电路采用温度传感器DS18B20。DS18B20是可组网单总线数字温度传感器芯片。具有耐磨耐碰、体积小、使用方便、封装形式多样等特点，适用于各种狭小空间测温。DS18B20与微处理器连接时仅需要一条线即可实现微处理器与DS1K8B20的双向通信，在使用中不需要任何元件，可用数据线供电，通过编程实现9～12位的数字读数方式，用户可自设定非易失性的报警上、下限，支持多点组网功能，多个DS18B20可以并联在唯一的三线上，实现多点测温。DS18B20有两种供电方式，一种是总线供电方式，该模式允许DS18B20工作于无外部电源需求状态，寄生电源在进行远距离测温是非常有用的。温度高于100℃时，不推荐使用寄生电源，因为DS18B20在这种温度下漏电流比较大，通信可能无法进行。
(5)声光报警模块
声光报警用于提醒用户电热水瓶是处于正常工作还是干烧状态。该模块有两组报警，采用三极管驱动蜂鸣器，第一组报警是用于水烧开后的提示，此时绿色发光二极管LED灯闪烁，第二组报警是用于电热水瓶干烧时的提示，此时红色发光二极管LED灯闪烁。声光报警电路的设计使得用户不用打开电热水瓶盖子就可以获知瓶内是否有水，避免了干烧损耗。
(6)防倾倒模块
防倾倒模块的设计是处于安全的考虑。防止人们特别是老人接开水或者小孩乱摸乱动电热水瓶的过程中出现了电水瓶倾倒后热水烫伤人的情况发生。该模块采用目前市面上普遍采用的压触式开关(即使用一个能通过大电流的按键开关串联到输入回路中)，将它放到产品的底坐上，平时由于自身重力而处于闭合状态，一旦水壶倾倒，按键开关弹开，从而切断电源，保证安全。
(7)防干烧模块
在以往的电热水瓶中，当瓶内水偏少以致已无法出水而没有及时往瓶内添加凉水时，电热水瓶可能仍然在通电工作，达到一定程度电水瓶的保险被烧坏，如果想要继续使用，就得拿到维修点进行维修，增大了使用成本。该模块采用继电器和比较器控制的复合电路，在水壶中放入一个惰性电极，利用不锈钢水壶胆作为一个电极，利用比较器比较有水和无水时的电压(由于电流相等，电阻越大分到的电压就越多)，当水壶水位低于最低值时，系统默认为无水状态，控制电路动作，继电器断开，加热模块停止供电。
3总结
